SJ 50597.28-1994 半导体集成电路.JC4504型CMOS六TTL CMOS-CMOS电平转换器详细规范
|
ID： |
E1312DF55A7148658833BCE682B07544 |
|
文件大小(MB)： |
0.91 |
|
页数： |
25 |
|
文件格式： |
|
|
日期： |
2024-7-27 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
SJ,中华人民共和国电子行业军用标准,FL 5962 SJ 50597/28-94,半导体集体电路,JC4504 型 CMOS 六 TTL/CMOS,-CMOS电平转换器详细规范,Semiconduuctor integrated circuits,Detail specification for type JC4504 of,CMOS Hex TTL/CMOS to CMOS converters,1994-09-30 发布1994-12-01 实施,中华人民共和国电子工业部批准,中华人民共和国电子行业军用标准,半导体集成电路,JC4504 型 CMOS 六 TTL/CMOS—CMOS 幻 50597/28-94,电平转换器详细规范,Semiconductor integrated circuits,Detail specification for type JC4504 of,CMOS Hex TTL/CMOS to CMOS converters,1范围,1.I 主题内容,本规范规定了半导体集成电路JC 4504型CMOS六TTL/CMOS- CMOS电平转换器（以,下简称器件）的详细要求,1-2适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件型号、器件等级和封装形式分类,1.3 J器件编号,密件编号应按GJB 597〈微电路总规范》第3.6,2条的规定,1.3.1.1器件型号,器件型号如下:,器件型号器 件 名 称,JC4504 六TTIVCMOS-*CMOS电平转换器,1.3 .1.2器件等级,器件等级应为GJB 59?第3.4条所规定的B级和本规范规定的B1级,1.3 .1.3封装形式,封装形式应按GB/T7092 - 93〈半导体集成电路外形尺寸》的规定,封装形式如下:,类型外 形代号,D D16S3（陶瓷双列封装）,F F16X2（陶瓷扁平封装）,H H16X2（陶瓷熔封扁平封装）,J J16S3（陶瓷熔封双列封装）,中华人民共和国电子工业部!994-09-30发布 !994-12-0I实施,SJ 50597/28-94,1.4绝对最大额定值,绝对最大额定值如下:,项 目符 号,数 值,单 位,最 小最大,电源电压,▽□□ - 0.5 18,V,ド“ -0r5 18,输入电压V, - 0.5 リ国+ Qr5 V,输入电流(毎个输入端) 必— 10 mA,功耗Pd 一200 mW,贮存温度范围Tg -65 175 V,引线耐谆接混度(10s) A 300 V,結温T; — 175 r,1.5推荐工作条件,推荐工作条件如下:,2引用文件,项 目符 号,数 值,单 位,最 小最 大,电源电压,% 3 15,V,Vec 3 15,工作环境温度Ta -55 125 V,GB 3431.1—82,GB 3431.2—86,GB 3439—82,GB 3834—83,GB 4590-84,GB 4728.12—85,GB/T 7092-93,GJB 548-88,GJB 597—88,GJB 1649—93,半导体集成电路文字符号电参数文字符号,半导体集成电路文字符号引出端功能符号,半导体集志电路TTL电路测试方法的基本原理,半导体集成电路CMOS电路测试方法的基本原理,半导体集成电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成电路外形尺寸,微电子器件试验方法和程序,微电路总视范,电子产品防静电放电控制大纲,3要求,3.1 详细要求,各项要求应按GJB 597和本规范的规定,本规范规定的民级器件仅在产品保证规定的筛选、鉴定和质量一致性检验的某些项目和,要求不同于B级器件,-2 —,下载,SJ 50597/28—94,3.2 设计、结构和外形尺寸,设计、结构和外形尺寸应符合GJB 59?和本规范的规定,3.2.I 逻辑符号、逻辑图和引出端排列,逻辑符号、逻辑图和引出端排列应符合图1的规定。逻辑符号和逻辑图符合GB 4728.12,的规定。引出端排列为俯视图,逻辑符号 引出端排列】）,口型,M 一M 〒〇〔CMOSf CMOS],11TTLf CMOS〕,1A 1Y .,2A 2Y,3A 3Y,4A 4Y,jA 5Y,6A 6Y,逻辑框图（シ6）,逻辑表达式,Y = A,M=H：TTL 方式,M=L：CMOS 方式,图1逻辑符号、逻辑樞图、引出端排列和選辑表达式,3,SJ 50597/28—94,注:①F、H、J型封装的引出端排列同D型封装,3.2.2 功能表,功能表如下,输入输出,A Y,L L,H H,注:①H一高电平;L一低电平,3.2.3 电路图,制造厂在鉴定前应将电路图提交给鉴定机构,并由鉴定机构存档备査,3.2.4 封装形式,封装形式应按本规范第1.3.1.3条的规定,3.3 引线材料和涂覆,引线材料和涂覆应按GJB 597第3.5.6条的规定,3.4 电特性,电特性应符合本规范表1的规定,3.5 电试验要求,器件的电试验要求应为本规范表2所规定的有关分组。各个分组的电测试按本规范表3,的规定,表1电特性,特 性符号,条 件,（若无其它规定,Vss = 0V）,ピ皿,规 范 值,Ta= 75c TA = 25t TA =12513 单位,最小最大最小最大最小聶大,输入正箝,位电压十ピ関开路,输出端开路卜エ联二1mA 接地— 一一L5 一一V,输入负箝,位电压匕K- %s接地,输出端并路,3" TmA,1,开路— — — -6 T V,电源电流,『CC,或,DD,CMCACMOS,5V 一一一5 一150,nA,1……
……